



应用笔记

ACM32H5 系列芯片
SRAM ECC 功能使用说明

版本: V1.0

日期: 2025-3-10

上海航芯电子科技股份有限公司

1. 概述

本芯片内部集成 SRAM 分区如下:

- 352KB 的系统 SRAM, 分成:
 - 192KB SRAM1, 带 ECC, 支持双 bit 错误检测及单 bit 纠错
 - 128KB SRAM2
 - 32KB SRAM3, 带 ECC, 支持双 bit 错误检测及单 bit 纠错
- 32KB ITCM (指令紧密耦合 RAM), 可在最高系统时钟频率下以零等待周期寻址
- 32KB DTCM (数据紧密耦合 RAM), 可在最高系统时钟频率下以零等待周期寻址
- 4KB 的备份 SRAM (BKPSRAM), 带 ECC 功能, 支持双 bit 错误检测及单 bit 纠错

由上可知, SRAM1、SRAM3、BKPSRAM 带 ECC (Error Checking and Correcting) 功能, 支持双 bit 错误检测及单 bit 纠错。

但是在读访问时, 带 ECC 功能的 SRAM 比普通 SRAM 慢 1 个系统周期。

2. ECC 原理

SRAM 的 ECC 工作原理如下:

- 1、数据存储: 当数据被写入 SRAM 时, ECC 会对每个数据块((32bit)进行编码。编码过程是将数据块与冗余位相结合, 生成一个更大的编码块。
- 2、数据读取: 当读取数据时, ECC 会对读取的数据块进行解码, 以检测和纠正可能的错误。解码过程涉及校验冗余位, 并与数据块进行比较来检测错误。如果发现错误, ECC 能够根据冗余位的信息自动纠正错误, 并恢复正确的数据。
- 3、错误检测与纠正: ECC 能够检测到并纠正多个 bit 错误。它通过与编码数据块进行比较, 检测可能的错误位。本芯片中, 如果错误位数为 1bit, ECC 能够恢复正确的数据。否则, 如果错误位超出 1bit, 则 ECC 仍然可以检测到错误, 但无法恢复数据。
- 4、如果用户访问未初始化的 SRAM, 可能会触发错误的检测与纠正。

3. ECC 功能的应用

3.1. ECC 状态与中断

检测到 ECC 错误时, SYSCFG_RAMECCSR 状态寄存器中对应的状态会置位。

可以通过 SYSCFG_RAMECCIR 中断寄存器, 使能错误检测与纠正中断。

中断触发后, 可以通过 SYSCFG_RAMECCICR 中断清除寄存器清除对应中断。

3.2. ECC 双 bit 错误检测锁定

可通过 SYSCFG_SYSCR 系统控制寄存器进行配置, 将双 bit 错误检测输出, 与 TIM1/8/15/16/17 的 break 输入端连接。当触发双 bit 错误时, 立即锁定 TIM。

4. 版本历史

版本	日期	作者	描述
V1.0	2025-03-10	Hangxin	初始版

5. 版权声明

本文档的所有部分，其著作权归上海航芯电子科技股份有限公司（简称航芯科技）所有，未经航芯科技授权许可，任何个人及组织不得复制、转载、仿制本文档的全部或部分组件。本文档没有任何形式的担保、立场表达或其他暗示，若有任何因本文档或其中提及的产品所有资讯所引起的直接或间接损失，航芯科技及所属员工恕不为其担保任何责任。除此以外，本文档所提到的产品规格及资讯仅供参考，内容亦会随时更新，恕不另行通知。

联系我们

公司：上海航芯电子科技股份有限公司

地址：上海市闵行区合川路 2570 号科技绿洲三期 2 号楼 702 室

邮编：200241

电话：+86-21-6125 9080

传真：+86-21-6125 9080-830

Email: service@HangChip.com

Website: www.hangChip.com